


ECE119 – Ψηφιακή Σχεδίαση



Διδάσκοντες Εργαστηρίου: Δ. Καραμπερόπουλος
Δ. Γαρυφάλλου

➤ Lab 3: Verilog (Μέρος 2)


Η Γλώσσα Verilog (Μέρος 2)



Η Γλώσσα Verilog




```
module Simple_Circuit (A, B, C, D, E);  
  output      D, E;  
  input       A, B, C;  
  wire        w1;  
  
  and         G1 (w1, A, B); // Optional gate instance name  
  not        G2 (E, C);  
  or         G3 (D, w1, E);  
endmodule
```




Καθυστερήσεις διάδοσης πυλών

- Όλα τα φυσικά κυκλώματα εμφανίζουν **καθυστέρηση διάδοσης** σημάτων (propagation delay)
- Στη Verilog η καθυστέρηση διάδοσης μιας πύλης δίνεται σε χρονικές μονάδες (time units) και δηλώνεται με το #
- Οι τιμές των χρονικών καθυστερήσεων στη Verilog είναι αδιάστατες.
- Η απόδοση φυσικής τιμής σε μία τέτοια μονάδα χρόνου γίνεται με την οδηγία (directive) **'timescale** πριν την δήλωση του module.
- Π.χ. **'timescale 1ns/100ps** (μονάδα μέτρησης / ακρίβεια)
- Αν δεν καθοριστεί τότε default = 1ns



Καθυστερήσεις διάδοσης πυλών

- Αν οι πύλες **and**, **or** και **not** έχουν καθυστέρηση διάδοσης **30ns**, **20ns** και **10ns** αντίστοιχα τότε:



```

module Simple_Circuit_prop_delay (A, B, C, D, E);
  output D, E;
  input A, B, C;
  wire w1;


  and          #(30) G1 (w1, A, B);
  not         #(10) G2 (E, C);
  or          #(20) G3 (D, w1, E);
endmodule
  
```

Output of Gates after Delay

Time Units (ns)	Input	Output		
	ABC	E	w1	D
Initial	0 0 0	1	0	1
Change	1 1 1	1	0	1
10	1 1 1	0	0	1
20	1 1 1	0	0	1
30	1 1 1	0	1	0
40	1 1 1	0	1	0
50	1 1 1	0	1	1

Αρχ. Κατ. ABC=000
ABC=111

Τελ. Κατ. ABC=111




Καθυστερήσεις διάδοσης πυλών

- Εμφάνιση στην έξοδο του κυκλώματος (D) ένας παρασιτικός αρνητικός σπινθήρας (spike)

Output of Gates after Delay

	Time Units (ns)	Input	Output			
		ABC	E	w1	D	
Initial	—	0 0 0	1	0	1	← Αρχική κατάσταση για ABC=000
Change	—	1 1 1	1	0	1	
	10	1 1 1	0	0	1	
	20	1 1 1	0	0	1	
	30	1 1 1	0	1	0	← Ανεπιθύμητος σπινθήρας
	40	1 1 1	0	1	0	
	50	1 1 1	0	1	1	← Τελική κατάσταση για ABC=111



Μονάδα δοκιμής (Test Bench)


- Μια ρουτίνα κώδικα HDL, ειδικά δημιουργημένη για την παραγωγή εισόδων κατάλληλων για την προσομοίωση ενός κυκλώματος
- Στην απλούστερη μορφή της περιέχει μια **γεννήτρια σήματος** και ένα **στιγμιότυπο του μοντέλου**, του οποίου η λειτουργία πρέπει να επαληθευτεί.

```
// Test bench for Simple_Circuit_prop_delay
module t_Simple_Circuit_prop_delay;
  wire   D, E;
  reg    A, B, C;

  Simple_Circuit_prop_delay M1 (A, B, C, D, E); // Instance name required

  initial
  begin
    A = 1'b0; B = 1'b0; C = 1'b0;
    #100 A = 1'b1; B = 1'b1; C = 1'b1;
  end


  initial #200 $finish;
endmodule
```




Μονάδα δοκιμής (Test Bench)

- Δεν έχει θύρες εισόδου - εξόδου, επειδή δεν αλληλεπιδρά με το (κυκλωματικό) περιβάλλον της.
- **reg**: Οι είσοδοι του κυκλώματος
- **wire**: Οι έξοδοι του κυκλώματος
- Χρησιμοποιούμε ένα **στιγμιότυπο της υπομονάδας** που θέλουμε να ελέγξουμε.
- **initial**: ένα μπλοκ εντολών που οριοθετούνται μεταξύ των δεσμευμένων λέξεων **begin** και **end**.
 - Εκτελείται μια φορά, στην εκκίνηση της προσομοίωσης.
 - Οι εντολές αυτές εκτελούνται **σειριακά** από τον προσομοιωτή από πάνω προς τα κάτω.
 - Δημιουργούν τις **δοκιμαστικές εισόδους** του υπό σχεδίαση κυκλώματος.
- Μια δεύτερη initial χρησιμοποιεί την λειτουργία συστήματος (system task) **\$finish** για να ορίσει τον τερματισμό της προσομοίωσης.

Μονάδα δοκιμής (Test Bench)



- Το διάγραμμα χρονισμού των κυματομορφών, όπως προκύπτει από την προσομοίωση:



```

module Simple_Circuit_prop_delay (A, B, C, D, E);
  output D, E;
  input A, B, C;
  wire w1;

  and          #(30) G1 (w1, A, B);
  not         #(10) G2 (E, C);
  or          #(20) G3 (D, w1, E);
endmodule
  
```


```

module t_Simple_Circuit_prop_delay;
  wire D, E;
  reg A, B, C;

  Simple_Circuit_prop_delay M1 (A, B, C, D, E);

  initial
  begin
    A = 1'b0; B = 1'b0; C = 1'b0;
    #100 A = 1'b1; B = 1'b1; C = 1'b1;
  end

  initial #200 $finish;
endmodule
  
```



Μονάδα δοκιμής (Test Bench)




FIGURE 4.2
Logic diagram for analysis example

```

module circuit1 (A, B, C, F1, F2);
input A, B, C;
output F1, F2;
wire T1, T2, T3, F2_b, E1, E2, E3;
or g1(T1, A, B, C);
and g2(T2, A, B, C);
and g3(E1, A, B);
and g4(E2, A, C);
and g5(E3, B, C);
or g6(F2, E1, E2, E3);
not g7(F2_b, F2);
and g8(T3, T1, F2_b);
or g9(F1, T2, T3);
endmodule

```

```

module test_circuit;
reg [2:0] D;
wire F1, F2;

//Δημιουργία στιγμιότυπου για το κύκλωμα
circuit1 dut(D[2], D[1], D[0], F1, F2);

initial begin
    D=3'b000;
    repeat (7) #10 D = D + 1'b1;
end
initial $monitor("ABC = %b F1 = %b F2 = %b",D, F1, F2);
endmodule


```

```

ABC = 000 F1 = 0 F2 = 0
ABC = 001 F1 = 1 F2 = 0
ABC = 010 F1 = 1 F2 = 0
ABC = 011 F1 = 0 F2 = 1
ABC = 100 F1 = 1 F2 = 0
ABC = 101 F1 = 0 F2 = 1
ABC = 110 F1 = 0 F2 = 1
ABC = 111 F1 = 1 F2 = 1
Execution finished with exit code 0

```


Μονάδα δοκιμής (Test Bench)



```

module Figure_2_8 (A, B, C, Out);
output    Out;
input    A, B, C;
wire    w1, w2;

or      G1(w1, A, B);
and    G2(w2, B, C);
and    G3(Out, w1, w2);
endmodule
    
```



Όνομα αρχείου: Figure2_8.v

```

iverilog -o figure2_8 figure2_8.v
vvp figure2_8
    
```

```

input= 0 0 0 Out= 0
input= 0 0 1 Out= 0
input= 0 1 0 Out= 0
input= 0 1 1 Out= 1
input= 1 0 0 Out= 0
input= 1 0 1 Out= 0
input= 1 1 0 Out= 0
input= 1 1 1 Out= 1
    
```

```

module tb;
reg A, B, C;
wire Out;
Figure_2_8 dut(A, B, C, Out);


initial begin
    A = 0; B = 0; C = 0;
    #10 A = 0; B = 0; C = 1;
    #10 A = 0; B = 1; C = 0;
    #10 A = 0; B = 1; C = 1;
    #10 A = 1; B = 0; C = 0;
    #10 A = 1; B = 0; C = 1;
    #10 A = 1; B = 1; C = 0;
    #10 A = 1; B = 1; C = 1;
end
initial $monitor("input= %b %b %b Out= %b",A, B, C, Out);
endmodule
    
```

Μονάδα δοκιμής (Test Bench)

Χρησιμοποιούμε ένα στιγμιότυπο της υπομονάδας που θέλουμε να ελέγξουμε

Παραγωγή κατάλληλων εισόδων για την προσομοίωση της λειτουργίας του κυκλώματος


Παρακολουθεί τα σήματα και τα τυπώνει όταν αποκτήσουν νέα τιμή – ανάλογη της printf



Τελεστές -1

Αριθμητικοί		
Τελεστής	Χρήση	Περιγραφή
+	$m + n$	Πρόσθεσε m και n
-	$m - n$	Αφαίρεσε n από m
-	$-m$	Συμπλήρωμα/Άρνηση του m (2's complement)
*	$m * n$	Πολλαπλασίασε m και n
/	m / n	Διαίρεση m με n
%	$m \% n$	Υπόλοιπο Διάρεσης m με n
Επιπέδου bit		
~	$\sim m$	Αντέστρεψε κάθε ψηφίο του m
&	$m \& n$	AND κάθε ψηφίου των m και n
	$m n$	OR κάθε ψηφίου των m και n
^	$m \wedge n$	XOR κάθε ψηφίου των m και n
~^	$m \sim \wedge n$	ΧNOR κάθε ψηφίου των m και n
^~	$m \wedge \sim n$	

Τελεστές -2




Ελάττωσης

Τελεστής	Χρήση	Περιγραφή
&	<code>&m</code>	AND όλων των ψηφίων του m (1-bit αποτέλεσμα)
~&	<code>~&m</code>	NAND όλων των ψηφίων του m (1-bit αποτέλεσμα)
 	<code> m</code>	OR όλων των ψηφίων του m (1-bit αποτέλεσμα)
~ 	<code>~ m</code>	NOR όλων των ψηφίων του m (1-bit αποτέλεσμα)
^	<code>^m</code>	XOR όλων των ψηφίων του m (1-bit αποτέλεσμα)
~^	<code>~^m</code>	XNOR όλων των ψηφίων του m (1-bit αποτέλεσμα)
^~	<code>^~m</code>	XNOR όλων των ψηφίων του m (1-bit αποτέλεσμα)

Λογικοί

!	<code>!m</code>	NOT: Είναι το m ψευδές; (1-bit αποτέλεσμα)
&&	<code>m && n</code>	AND: Είναι το m και το n αληθές; (1-bit αποτέλεσμα)
 	<code>m n</code>	OR: Είναι το m ή το n αληθές; (1-bit αποτέλεσμα)

Τελεστές -3




Ισότητας, Ανίσωσης

Τελεστής	Χρήση	Περιγραφή
<code>==</code>	<code>m == n</code>	Είναι το m ίσο με το n; (1-bit αποτέλεσμα)
<code>!=</code>	<code>m != n</code>	Είναι το m διάφορο του n; (1-bit αποτέλεσμα)
<code>></code>	<code>m > n</code>	Είναι το m μεγαλύτερο του n;
<code>>=</code>	<code>m >= n</code>	Είναι το m μεγαλύτερο ή ίσο του n; (1-bit αποτέλεσμα)
<code><</code>	<code>m < n</code>	Είναι το m μικρότερο του n;
<code><=</code>	<code>m <= n</code>	Είναι το m μικρότερο ή ίσο του n; (1-bit αποτέλεσμα)


Μετατόπιση

<code><<</code>	<code>m << n</code>	Μετατόπισε το m αριστερά n φορές
<code>>></code>	<code>m >> n</code>	Μετατόπισε το m δεξιά n φορές

Τελεστές -4




Διάφοροι		
Τελεστής	Χρήση	Περιγραφή
? :	sel ? m : n	Αν το sel είναι αληθές επέστρεψε m αλλιώς n
{ }	{m, n}	Ένωσε τα διανύσματα m και n επιστρέφοντας την συνένωση τους
{{ }}	{n{m}}	Επανάλαβε το διάνυσμα m n φορές



Εκφράσεις Boole

- Οι εξισώσεις Boole που περιγράφουν **συνδυαστική λογική** γράφονται με μία εντολή διαρκούς ανάθεσης, την **assign**.
 - π.χ. **assign D = (A && B) || (!C);**
 - Ο προσομοιωτής εντοπίζει τις χρονικές στιγμές αλλαγής τιμής μίας ή περισσότερων εισόδων (A, B, C) και κάθε φορά που συμβαίνει αυτό, ενημερώνει την τιμή της D.
- Προσδιορίζει μία **μόνιμη σχέση** μεταξύ των μεταβλητών (A, B, C) και της ανατιθέμενης τιμής (D).
- Θεωρούμε ότι έχει ένα ισοδύναμο λογικό κύκλωμα σε επίπεδο πυλών. Αυτό ονομάζεται **υποκρυπτόμενη συνδυαστική λογική** (implicit combinatorial logic).



Εκφράσεις Boole

Παράδειγμα:


Αν έχουμε να περιγράψουμε ένα κύκλωμα που ορίζεται από τις δύο εκφράσεις Boole.

$$E = A + BC + B'D$$

$$F = B'C + BC'D'$$

```
// Verilog model: Circuit with Boolean expressions
module Circuit_Boolean_CA (E, F, A, B, C, D);
  output      E, F;
  input       A, B, C, D;


  assign E = A || (B && C) || ((!B) && D);
  assign F = ((!B) && C) || (B && (!C) && (!D));
endmodule
```



Μονάδες και Εμφανίσεις (Instances)

- Η διαδικασία που επικαλούμαστε μια μονάδα και την τοποθετούμε στο κύκλωμα ονομάζεται **εμφάνιση (instantiation)**

Storage Cell



\overline{S}	\overline{R}	Q	\overline{Q}
0	0	undef	
0	1	1	0
1	0	0	1
1	1	Q	\overline{Q}

➤ Primitive NAND

```

module nand(out, a, b,);
input a, b;
output out;

assign out = ~ (a & b);

endmodule
    
```


➤ 2 Instances of NAND

```

module SRLATCH(Q, Qbar, Sbar, Rbar);
input Sbar, Rbar;
output Q, Qbar;

// Instantiate lower-level modules
nand n1(Q, Sbar, Qbar);
nand n2(Qbar, Rbar, Q);

endmodule
    
```



Θεμελιώδη Στοιχεία (system primitives)


- Οι λογικές πύλες που χρησιμοποιούνται σε περιγραφές της Verilog με τις δεσμευμένες λέξεις **and**, **or** κλπ. είναι ήδη ορισμένες από το σύστημα και αποκαλούνται στοιχειώδη κυκλώματα του συστήματος (**system primitives**).
- Αυτές οι μονάδες-στοιχεία μπορούν να χρησιμοποιηθούν ως εμφανίσεις (**instances**) σε δικά μας modules με το εξής τρόπο:
- **gate_type** **#(delay)** **instance_name** [**instance_array_range**] (**terminal, terminal, ...**)

Τύπος Πύλης		Σειρά Συνδέσεων
and	nand	1 έξοδος,
or	nor	2 ή περισσότερες εισοδοι
xor	xnor	
buf	not	1 έξοδος, 1 είσοδος

- Παραδείγματα:


<code>and i1 (out, in1, in2);</code>	<code>and #5 (o, i1, i2, i3, i4);</code>
<code>and #2 U100 (out, a, b);</code>	<code>not ib [31:0] (y, a);</code>

Στοιχειώδη κυκλώματα ορισμένα από τον χρήστη (user-defined primitives, UDP)



- Έχουμε την δυνατότητα να δημιουργήσουμε επιπλέον στοιχειώδη κυκλώματα, ορίζοντάς τα με μια μορφή πίνακα, όπως είναι π.χ. ο πίνακας αληθείας.
- Αυτοί οι τύποι κυκλωμάτων αναφέρονται ως **στοιχειώδη κυκλώματα ορισμένα από τον χρήστη (user-defined primitives, UDP)**
- Για τις περιγραφές των UDP χρησιμοποιείται το ζεύγος δεσμευμένων λέξεων **primitive ... endprimitive**
- Επιτρέπεται να υπάρχει μόνο μία έξοδος του κυκλώματος η οποία μπαίνει πρώτη στον κατάλογο των θυρών.
- Μπορούν να υπάρχουν **οσεσδήποτε είσοδοι**.
- Ο πίνακας αληθείας περικλείεται από τις δεσμευμένες λέξεις **table** και **endtable**.

Στοιχειώδη κυκλώματα ορισμένα από τον χρήστη (user-defined primitives, UDP)



```

primitive UDP_1 (W, X, Y, Z);
output  W;
input   X, Y, Z;

// Truth table for W = f(X, Y, Z) = Σ(0, 2, 4, 6, 7)

table
    0 0 0 : 1;
    0 0 1 : 0;
    0 1 0 : 1;
    0 1 1 : 0;
    1 0 0 : 1;
    1 0 1 : 0;
    1 1 0 : 1;
    1 1 1 : 1;
endtable
endprimitive
    
```


```


module circuit (E, F, A, B, C, D);
output  E, F;
input   A, B, C, D;

UDP_1  M1(E, A, B, C);

and    M2(F, E, D);


endmodule
    
```





Exercise: HDL - Verilog, Product-of Sums (POS)


- Γράψτε την περιγραφή HDL του κυκλώματος της παραγράφου 3.2 με τρεις τρόπους:
- Δημιουργήστε 3 αρχεία Verilog με τα αντίστοιχα modules:
 - 1) Με τη δημιουργία στοιχειώδους κυκλώματος (**user-defined primitive, UDP**), κάνοντας χρήση του πίνακα αληθείας του κυκλώματος.
“POS_3_3_UDP.v”
 - 2) Με **εκφράσεις Boole**.
“POS_3_3_Boole.v”
 - 3) Περιγραφή **σε επίπεδο πυλών**.
“POS_3_3_Gates.v”




Exercise: HDL - Verilog - Test Circuit

- Δημιουργήστε μια **υπομονάδα διέγερσης (test bench)** για την ανάλυση του κυκλώματος που κατασκευάσατε στην προηγούμενη άσκηση (*module POS_3_3_Gates*).
- Δημιουργήστε την στο αρχείο που κατασκευάσατε:
“ POS_3_3_Gates.v ”
- Συμπληρώστε τον Πίνακα Αληθείας

Ευχαριστώ για την προσοχή σας!



➤ Ερωτήσεις / Απορίες ;



Επικοινωνία: ece119.uth@gmail.com