

# ECE119 – Ψηφιακή Σχεδίαση

Διδάσκοντες Εργαστηρίου: Δ. Καραμπερόπουλος  
Δ. Γαρυφάλλου


➤ Εισαγωγή

# Προεπισκόπηση Εργαστηριακού Μαθήματος



- **Εισαγωγή**
- Lab 1: Multisim Circuit Simulation and Basic Gates
- Lab 2: Truth Tables and Basic Logic Gates
- Lab 3: Logic Gates Explored and Boolean Algebra
- Lab 4: Karnaugh Maps
- Lab 5: Binary Conversion and Adders
- Lab 6: Encoders and Decoders
- Lab 7: Multiplexers and Demultiplexers
- Lab 8: Latches and Sequential Logic Circuits
- Lab 9: Flip-Flops
- Lab 10: Sequential Circuits - FSM

# Προεπισκόπηση Εργαστηριακού Μαθήματος




- Το μάθημα διαπραγματεύεται **λογικά κυκλώματα**.
- Τα λογικά κυκλώματα χρησιμοποιούνται για την ανάπτυξη **ψηφιακών συστημάτων**.
- Ονομάζονται ψηφιακά από τον τρόπο με τον οποίο παριστάνεται η πληροφορία, καθώς τα ηλεκτρονικά σήματα αντιστοιχούν σε ψηφία πληροφορίας.
- Τα συναντάμε στους ηλεκτρονικούς υπολογιστές, καθώς επίσης και σε πολλές άλλες συσκευές όπως κινητά τηλέφωνα, τηλεοράσεις, ψηφιακά ρολόγια, οικιακές συσκευές κ.α.

## Σύντομη Ιστορική Αναδρομή

- Έως την δεκαετία του 1960 τα λογικά κυκλώματα κατασκευάζονταν από ογκώδη τεμάχια, όπως είναι τα τρανζίστορς (1947) και οι αντιστάσεις, τα οποία συνδέονταν ως ξεχωριστά κομμάτια.




- Η ανάπτυξη των ολοκληρωμένων κυκλωμάτων (1958) κατέστησε δυνατή την τοποθέτηση πολλών τρανζίστορς και επομένως ενός ολόκληρου κυκλώματος, μέσα σε ένα τεμάχιο που ονομάζεται **ολοκληρωμένο κύκλωμα** (IC – Integrated Circuit).



- Στην αρχή τα ολοκληρωμένα κυκλώματα περιείχαν λίγα τρανζίστορς αλλά καθώς η τεχνολογία εξελισσόταν, έγιναν μεγαλύτερα.







# IC Generations

Acronym ◆	Name ◆	Year ◆	Transistor count <sup>[79]</sup> ◆	Logic gates number <sup>[80]</sup> ◆
SSI	<i>small-scale integration</i>	1964	1 to 10	1 to 12
MSI	<i>medium-scale integration</i>	1968	10 to 500	13 to 99
LSI	<i>large-scale integration</i>	1971	500 to 20 000	100 to 9999
VLSI	<i>very large-scale integration</i>	1980	20 000 to 1 000 000	10 000 to 99 999
ULSI	<i>ultra-large-scale integration</i>	1984	1 000 000 and more	100 000 and more

[https://en.wikipedia.org/wiki/Integrated\\_circuit](https://en.wikipedia.org/wiki/Integrated_circuit)

# Νόμος του Moore






# Ένα Ψηφιακό Σύστημα





Υπολογιστής

Ολοκληρωμένο κύκλωμα (IC)





Υποκυκλώματα στο IC




NAND2  
με τρανζίστορ

Λογικές πύλες



Τρανζίστορ MOSFET  
(κύκλωμα πυριτίου)



Μητρική πλακέτα

# Σχεδίαση Λογικών Κυκλωμάτων



## ➤ Σχεδίαση με το χέρι.

- Δύσκολη χειροκίνητη μέθοδος για την δημιουργία της τελικής χωροθέτησης των υλικών και την δημιουργία της μονόχρωμης εικόνας έκθεσης στην πλακέτα (για δημιουργία PCB) ή στο πυρίτιο (για δημιουργία IC).

## ➤ Σχεδίαση με την βοήθεια εργαλείων CAD (Computer-aided design)


- Η κατηγορία εργαλείων για τον σχεδιασμό ηλεκτρονικών συστημάτων λέγεται **Electronic Design Automation (EDA)**

- Περιλαμβάνει εργαλεία για την εκτέλεση των εξής λειτουργιών:

- Εισαγωγή σχεδίασης
- Σύνθεση και βελτιστοποίηση
- Προσομοίωση
- Φυσική σχεδίαση


- Αντικείμενο:

- Κυκλώματα που περιλαμβάνουν περισσότερα από ένα ολοκληρωμένα κυκλώματα (τσιπ) και τοποθετούνται σε μία πλακέτα τυπωμένου κυκλώματος (Printed Circuit Board, **PCB**)
- Σχεδίαση λογικών κυκλωμάτων που πρέπει να τοποθετηθούν σε ένα ενιαίο **τσιπ**.





# Electronic Design Automation (EDA)



## ➤ **Εργαλεία EDA**

- Λειτουργούν μαζί σε μία ροή σχεδιασμού (design flow)
- Είναι απαραίτητα για τον σχεδιασμό και την κατασκευή ενός σύγχρονου IC
- Αυξάνουν την παραγωγικότητα του σχεδιαστή
- Βελτιώνουν την ποιότητα του σχεδιασμού
- Διευκολύνουν μια καλύτερη τεκμηρίωση (documentation)
- Δημιουργούν τα απαιτούμενα αρχεία για την κατασκευή του ολοκληρωμένου κυκλώματος

# Εισαγωγή σχεδίασης



## ➤ Σχηματικό Διάγραμμα

- Δημιουργεί μια αναπαράσταση λειτουργικότητας η οποία ενυπάρχει εμμέσως στην διάταξη του
- Δυσκολία και τελικά αναποτελεσματικότητα στην κατανόηση και τον σχεδιασμό της λειτουργικότητας μεγάλων πολύπλοκων ολοκληρωμένων κυκλωμάτων


## ➤ Γλώσσες περιγραφής κυκλωμάτων (Hardware Description Languages - HDL)

- Περιγράφουν την επιθυμητή λειτουργικότητα ρητά και άμεσα
- Εύκολη τροποποίηση – αναβάθμιση του κώδικα.
- Δεν απαιτείται απαραίτητα γνώση όλων των δομικών συστατικών (λογικών κυκλωμάτων) που θα χρειαστούν στην σχεδίαση.
- Χρησιμοποιούνται εργαλεία σύνθεσης για να παράγουν αυτόματα το σχηματικό διάγραμμα ως ένα παραπροϊόν της σχεδιαστικής διαδικασίας
- Φορητότητα σχεδίασης (portability)


**Σε κάθε περίπτωση πρέπει να ξέρουμε “πως λειτουργεί το Hardware”**

# Σχηματικό Διάγραμμα

- **Σχεδιάζονται οι λογικές πύλες** και τα υπόλοιπα στοιχεία του κυκλώματος και έπειτα οι συνδέσεις τους σχεδιάζονται με γραμμές.
- Υπάρχουν “**βιβλιοθήκες υλικών**” με συλλογές από γραφικά σύμβολα που παριστάνουν λογικές πύλες και διάφορα άλλα δομικά στοιχεία.




# Γλώσσα HDL - Verilog




- Μοιάζει με μία γλώσσα προγραμματισμού υπολογιστών, με την διαφορά ότι χρησιμοποιείται για **να περιγράψει ένα κύκλωμα** και όχι σαν ένα πρόγραμμα που θα πρέπει να εκτελεστεί από τον υπολογιστή.

```
File Edit Selection View Go Run Terminal Help full_adder.v - Visual Studio Code
full_adder.v x
C: > Users > dkara > OneDrive > Έγγραφα > MyFiles > full_adder.v
1 module half_adder (S, C, A, B);
2 output S, C;
3 input A, B;
4 xor (S, A, B);
5 and (C, A, B);
6 endmodule
7
8
9 module full_adder (S, C, A, B, Cin);
10 output S, C;
11 input A, B, Cin;
12 wire S1, C1, C2;
13
14 half_adder M1(S1, C1, A, B);
15 half_adder M2(S, C2, S1, Cin);
16 or (C, C1, C2);
17 endmodule
18
PROBLEMS OUTPUT DEBUG CONSOLE TERMINAL Icarus Output
Compilation finished with exit code 0
> vvp full_adder.v.out
Ln 18, Col 1 Spaces: 4 UTF-8 CRLF Verilog Flip-Flops: 0, Logic Gates: 5
```




## Γλώσσα HDL – Verilog (λειτουργική προσομοίωση)

- Επιβεβαίωση ότι το κύκλωμα μας λειτουργεί όπως αναμένεται.




# Στόχοι του Εργαστηρίου




- **Εμπέδωση** των θεωρητικών εννοιών και των τεχνικών
- **Εξοικείωση** και πειραματισμός πάνω στο αντικείμενο της θεωρίας
- Να «αγαπήσετε» τα ψηφιακά ηλεκτρονικά και να βλέπετε την κάθε νέα άσκηση σαν «πρόκληση»



## Συμμετοχή στο Εργαστήριο



- Στα εργαστήρια συμμετέχουν όλοι οι φοιτητές/-τριες που βρίσκονται στο **1ο ή στο 2ο έτος**.
- Τα εργαστήρια πραγματοποιούνται **αποκλειστικά δια-ζώσης** στα εργαστήρια (205, 206) στο κτήριο του τμήματος και δεν υπάρχει καμία απολύτως εξαίρεση σε αυτόν τον κανόνα.
- Οι φοιτητές/-τριες μεγαλύτερων ετών (3+) δεν παρακολουθούν το εργαστήριο και εξετάζονται μόνο στη θεωρία.



## Πρόγραμμα Μαθημάτων

- Η διάλεξη του εργαστηρίου πραγματοποιείται κάθε **Τρίτη 17:00 – 19:00**, Αμφ.1 (106).
- Τα εργαστήρια πραγματοποιούνται κάθε **Παρασκευή 14:00 – 20:00**, Εργαστήρια HY1 (205) & HY2 (206)
  - Δημιουργούνται 8 τμήματα στα εξής slots.

### **14:00 – 15:30**

**Τμήμα 1:** Εργαστήριο HY1 (205)

**Τμήμα 2:** Εργαστήριο HY2 (206)

### **15:30 – 17:00**

**Τμήμα 3:** Εργαστήριο HY1 (205)

**Τμήμα 4:** Εργαστήριο HY2 (206)

### **17:00 – 18:30**

**Τμήμα 5:** Εργαστήριο HY1 (205)


**Τμήμα 6:** Εργαστήριο HY2 (206)

### **18:30 – 20:00**

**Τμήμα 7:** Εργαστήριο HY1 (205)


**Τμήμα 8:** Εργαστήριο HY2 (206)

# Παρακολούθηση Εργαστηρίου




- Τα εργαστήρια πραγματοποιούνται σε **10 εβδομάδες**.
- Επιπλέον εξέταση προόδου και τελική εξέταση.
- Η παρακολούθηση των εργαστηρίων είναι υποχρεωτική.
- Επιτρέπονται **μέχρι 2 απουσίες**.

## Απαιτήσεις Εργαστηρίου (1/2)



- Εγγραφή στο e-class του μαθήματος.
- Το εργαστήριο περιλαμβάνει εβδομαδιαίες ατομικές ασκήσεις και εργασίες.
  - Οι **ασκήσεις** συμπληρώνονται απευθείας σε φόρμα του eclass.
  - Οι **εργασίες** είναι files τα οποία ανεβάζετε στο eclass.
- Τα Labs θα αναρτώνται κάθε Τρίτη μετά το μάθημα.
- Θα περιλαμβάνουν 1 άσκηση και 1 εργασία κάθε εβδομάδα.




## Απαιτήσεις Εργαστηρίου (2/2)

- Η **άσκηση** είναι μία φόρμα ερωτήσεων του eclass την οποία πρέπει να συμπληρώσετε και να υποβάλετε.
- Η **εργασία** θα είναι ένα zip αρχείο μέσα στο οποίο θα έχετε όλα τα ζητούμενα αρχεία του lab. (Αυτά είναι 2 τύπων: Αρχεία Multisim, Αρχεία Verilog.)


Το όνομα του zip αρχείου θα έχει την εξής μορφή π.χ: **lab03\_Βαλτινός\_Αποστόλης\_1234.zip**  
Όπου '1234' βάζετε το ΑΜ σας. Έπειτα θα την ανεβάζετε στο eclass.

## Διεξαγωγή Εργαστηρίων (1/2)



- Η εκφώνηση του κάθε εργαστηρίου βρίσκεται στο eclass, Έγγραφα -> Εργαστήρια -> Labxx (xx/xx/2023)
- Η διάρκεια του εργαστηρίου είναι 1.5 ώρες.
- Τα πρώτα **30 λεπτά** εργάζεστε στο λογισμικό **Multisim**.
- Τα επόμενα **60 λεπτά** εργάζεστε στην **Verilog**.
- Εάν κάποιος/α έχει ολοκληρώσει κάποιο από τα δύο σκέλη του εργαστηρίου (Multisim/Verilog) μπορεί να εργαστεί τον υπόλοιπο χρόνο στο άλλο σκέλος.
- Μπορείτε φυσικά να έχετε ολοκληρώσει κάποια, ή εν μέρη κάποια, κομμάτια της εργαστηριακής άσκησης και να τα φέρετε στο εργαστήριο σε ηλεκτρονική μορφή, ή αν θέλετε χειρόγραφα, ώστε να συνεχίσετε την εργασία σας στο εργαστήριο.





## Διεξαγωγή Εργαστηρίων (2/2)


- Μετά το πέρας του εργαστηρίου και μέχρι το Σάββατο 21:00 **πρέπει να έχετε υποβάλλει τα εξής:**
  - Την φόρμα ερωτήσεων στο eclass στο φάκελο **Ασκήσεις**.
  - Τα αρχεία Multisim και Verilog στον φάκελο **Εργασίες** με τον τρόπο που περιγράφεται εκεί.
- Φροντίστε να στέλνετε τις απαντήσεις σας τουλάχιστον 1 ώρα νωρίτερα διότι υπάρχει περίπτωση υπερφόρτωσης του eclass.
- Σε περίπτωση που αποδεδειγμένα από την τεχνική υπηρεσία υπάρξει πρόβλημα με το eclass, θα δίνεται παράταση.
- Κατά την διάρκεια κάποιων εργαστηρίων θα εξεταστείτε σε **προγραμματισμένα 15' κουίζ**.

## Πρόοδος Εργαστηρίου




- Την Παρασκευή 12/01/2024 θα πραγματοποιηθεί η πρόοδος του εργαστηρίου.
- Είναι **ατομική εξέταση** και διεξάγεται στα εργαστήρια με την χρήση Η/Υ.
- Η εξέταση αφορά το Multisim και τη Verilog σε συνδυαστικά λογικά κυκλώματα.
- Η μη συμμετοχή σας στην πρόοδο συνεπάγεται τη λήψη **απουσίας**.

# Τελική Εξέταση Εργαστηρίου



- Στο τέλος του εξαμήνου και μετά το πέρας όλων των εργαστηριακών ασκήσεων, την Τρίτη 23/01/2024 πραγματοποιείται η τελική εξέταση εργαστηρίου στο αμφιθέατρο, Αμφ.1 (106).
- Είναι **ατομική εξέταση** και διεξάγεται χωρίς την χρήση Η/Υ.
- Η εξέταση αφορά μόνο την γλώσσα Verilog.



## Βαθμός Εργαστηρίου

- Ο βαθμός σας στο εργαστήριο έχει τρεις συνιστώσες.

**ΜΟ Εργαστηρίων** (Εβδομαδιαίες ασκήσεις, εργασίες, κουίζ)


**Πρόοδος Εργαστηρίου** (Ενδιάμεση εξέταση)

**Τελική Εξέταση Εργαστηρίου** (Γραπτή εξέταση στο τέλος του εξαμήνου)

- Ο βαθμός σας στο εργαστήριο υπολογίζεται ως εξής:


$$\begin{aligned} (\text{Βαθμός Εργαστηρίου}) &= 10\% (\text{ΜΟ Εργαστηρίων}) + \\ &30\% (\text{Πρόοδος Εργαστηρίου}) + \\ &60\% (\text{Τελική Εξέταση Εργαστηρίου}) \end{aligned}$$

## Κανονισμοί μαθήματος



- Οι φοιτητές/-τριες του **1<sup>ου</sup> και 2<sup>ου</sup> έτους** έχουν δικαίωμα συμμετοχής στις εξετάσεις της θεωρίας μόνο εφόσον έχουν περάσει επιτυχώς το εργαστήριο (Βαθμός Εργαστηρίου  $\geq 5$ )
- Όποιος/α φοιτητής/-τρια του **1<sup>ου</sup> έτους** έχει περάσει επιτυχώς το εργαστήριο, αλλά δεν τα καταφέρει συνολικά στο μάθημα (εξέταση θεωρίας), αυτόματα διατηρεί τον βαθμό του εργαστηρίου για την εξεταστική του Σεπτεμβρίου καθώς και του επόμενου έτους (2<sup>ου</sup>) και εξετάζεται τότε μόνο στη θεωρία.
- Οι φοιτητές/-τριες **μεγαλύτερων ετών (3+)** δεν παρακολουθούν το εργαστήριο και εξετάζονται μόνο στη θεωρία. Ως εκ τούτου ο βαθμός που είχαν στο εργαστήριο δεν προσμετράται και η τελική τους βαθμολογία υπολογίζεται μόνο από τις επιδόσεις τους στη θεωρία.

## Επίλυση Αποριών




- Οι απορίες και τα θέματα που σας απασχολούν μπορούν να υποβάλλονται στο eclass στην περιοχή των **συζητήσεων**. Υπάρχουν δύο κατηγορίες συζητήσεων:
  - **Λογισμικά** (Icarus & GTKWave, Multisim & MultisimLive)
  - **Εργαστήρια** (Lab\_01 ... Lab\_10)
- Υποβάλετε την ερώτηση σας στην κατάλληλη κατηγορία και περιοχή συζητήσεων.
- Συνίσταται αυστηρά να γράφετε εκεί τις απορίες σας και να συζητάτε αν θέλετε για τα προβλήματα που αντιμετωπίζετε. Απαγορεύεται αυστηρά να ανεβάζετε κώδικα ή λύσεις που αφορά τα Labs.
- Παρακαλείστε θερμά να ανεβάζετε εκεί τις απορίες σας και να μη στέλνετε προσωπικά emails στους διδάσκοντες. Με τον τρόπο αυτό είναι πιο εύκολο για εμάς να διαχειριστούμε τα θέματα που σας απασχολούν, δίνοντας ταυτόχρονα την δυνατότητα στους συμφοιτητές σας να βοηθηθούν και να βοηθήσουν.



# Επικοινωνία με τους Διδάσκοντες του Εργαστηρίου

---




- Δείτε στην ιστοσελίδα του τμήματος τις **διαθέσιμες ώρες γραφείου** των διδασκόντων.

# Γενικές Πληροφορίες




- Οι διαλέξεις του εργαστηρίου θα ξεκινήσουν την **Τρίτη 24 Οκτωβρίου** και τα εργαστήρια την **Παρασκευή 3 Νοεμβρίου**.
- Ενθαρρύνεστε όλοι και όλες να μελετάτε από κοινού, να συνεργάζεστε και να συζητάτε τα labs και όλο το υλικό του εργαστηρίου. Πρέπει να είστε σίγουροι/ες όταν παραδίδετε τις εργαστηριακές ασκήσεις και εργασίες, καθώς και γραπτά εξετάσεων, ότι αυτά αποτελούν 100% δική σας δουλειά.
- Απαιτείται **προγραμματισμός** της εργασίας σας στο σπίτι.
- Απαιτείται **Συνέπεια**.

# Ευχαριστώ για την προσοχή σας!



➤ Ερωτήσεις / Απορίες ;



Επικοινωνία: [ece119.uth@gmail.com](mailto:ece119.uth@gmail.com)